EDA:问阻塞与非阻塞赋值的区别

只看该作者 · 2008-1-12 13:45

我是个新手，对阻塞与非阻塞赋值的区别不是很了解。在一次的课程设计当中我发现当对内部变量赋值时，用非阻塞赋值会减少一些警告（***被***强制为低/高电平），我习惯用阻塞赋值，因为这样我就可以不用考虑等整个过程结束了。

不知道是否正确，希望朋友你能给我一点意见。谢谢！

只看该作者 · 2008-1-13 11:37

我已经够郁闷的啦！做接口设计时全班就我一个人在做，做完事还没完，报告又落在我头上了，最后交上去全班几乎一样！刚才累完EDA设计又来了，相对来说EDA设计是简单一点，但全班有5个题目有三道是我写的，其他同学都等我的程序！做完了设计他们这次不是要我的报告，而是要我帮他们写！我也真是太好说话了还真的帮好几个人写了！在这次设计有了一点心得不知道是否正确，来问问高手，怎知又没人理睬！