modelsim时序仿真问题

发表于 2014-11-22 15:16

新人一枚，特发此贴，求助各位大神！
我用有限状态机方法编写了一个解常系数线性微分方程组的VHDL语言程序（用的是给定初值，逐次迭代的办法），在modelsim环境中做功能仿真时，状态机的输出正常，但是，在做时序仿真时，状态机的输出一直是保持不变，状态机的转移过程也是正确的，原因是啥呢？帮忙解答一下

发表于 2014-11-24 12:19

先做一下时序分析,看一下有没有时序违规

发表于 2014-11-24 14:35

llf021421 发表于 2014-11-24 12:19
先做一下时序分析,看一下有没有时序违规

好的，我先试试

[FPGA] modelsim时序仿真问题