发新帖我要提问
返回列表
打印
[verilog]

普通I/O输入时钟使用DCM

[复制链接]
1002|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
bitshiyan|  楼主 | 2014-12-1 17:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
I/O, DCM, 时钟, TE, hz
本帖最后由 bitshiyan 于 2014-12-1 17:36 编辑

如果xilinx V5板子 程序中使用外部输入时钟，clk=36.15MHz，现在需要使用36.15*6=216.9MHz的时钟进行运算，如何生成该时钟？求指导。

ucf文件中已定义
      NET "clk" CLOCK_DEDICATED_ROUTE = FALSE;

如果使用DCM，程序没有反应，warning中多次出现
     Signal xxxx connected to top level port dad has been removed.

使用特权

评论回复 赏

相关下载

相关帖子
沙发
bitshiyan|  楼主 | 2014-12-8 10:36 | 只看该作者
已解决，方法如下：
sch输入情况下，使用IBUFG连接至PLL输入端，使用PLL代码文件而不是直接使用PLL。仅供参考。

使用特权

评论回复 赏
板凳
xdh1009| | 2014-12-18 14:35 | 只看该作者
楼主 解决问题 还不忘分享  顶@@

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

bitshiyan

13

主题

96

帖子

1

粉丝