发新帖我要提问
返回列表
打印

FPGA的配置引脚NSTATUS问题

[复制链接]
2146|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mryw|  楼主 | 2014-12-2 21:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, status, 引脚, 电平, JTAG
我的FPGA板中通过JTAG下载程序后，CONF_DONE引脚和NSTATUS引脚为高电平，芯片能够正常运行。通过AS模式下载后，CONF_DONE引脚和NSTATUS引脚一直为低电平，D2和D3亮，需要在D3灯的负极引脚用铜线戳下，两个引脚才能为高电平，一直找不到原因，请哪位大神指点下？？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mryw|  楼主 | 2014-12-2 21:24 | 只看该作者
如图所示E:1.bmp

使用特权

评论回复 赏
板凳
mryw|  楼主 | 2014-12-2 21:26 | 只看该作者
这是引脚连接图

1.bmp (97.41 KB )

1.bmp

使用特权

评论回复 赏
地板
chenxiaot93@163| | 2022-2-22 10:53 | 只看该作者
我的现象跟您一样，请问您后来发现是什么原因了吗？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mryw

17

主题

66

帖子

1

粉丝