本帖最后由 jiayong1913 于 2015-4-10 16:10 编辑
目前,看到i.MX6的Demo板上DDR3的Layout采用了四片DDR3来做设计,拓扑方式采用的是T形拓扑,使用了两组CLK时钟连接信号 ,分别 是CLK0和CLK1,另外,我现在也采用了四片DDR3设计,拓扑方式使用Fly-by的方式来进行layout,所以,如果是按我所采用Fly-by的拓扑方式是否使用其中一组的CLK信号就可以了,而不用使用两组CLK信号连接???目前在i.mx6的相差硬件设计手册上也没有看到相关的描述,希望飞思卡尔相关FAE来解答一下,谢谢! |