本帖最后由 cow1000 于 2014-12-12 20:15 编辑
设计一个NIOS II的方案，满足所有的控制、外设资源后，余下的管脚不够通过单独的总线分别接flash和SRAM（即flash和SRAM的地址、数据、控制线分开），
目前考虑了以下三个方案：
1 共用 flash和SRAM的地址、数据线，
2 使用大容量EPCS配置芯片，去掉外部flash，只扩展SRAM
3 使用SPI总线的flash和SRAM芯片（容量不够大）
请问，以上三个方案，是否都可行？各有什么优缺点？会不会影响软核的运行速度？
另外，对NIOS II软核的运行有点模糊：
软核运行时，需要不停的取指令 —》 译码 —》 执行，
这过程中的取指令是不停的读flash吗？
|
楼主
标题置顶
标题高亮
