发新帖我要提问
返回列表
打印

为啥systemc不如verilog和vhdl流行呢？

[复制链接]
2036|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sosozz|  楼主 | 2014-12-26 10:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, VHDL, SystemC, FPGA, PGA
刚毕业时候觉得fpga编程很有前途，并且大学学过vhdl和verilog，开始重新学vhdl（因为上学时vhdl学的最好），后来感觉verilog也更好，又开始重学verilog，但是学来学去也只是能看懂简单的程序，后来发现systemc感觉如获至宝，买本书开始自学，可是上网查资料时候发现网上资料真少，并且也很少有人用它开发fpga，这是为啥呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
LeaderHuang| | 2014-12-26 10:53 | 只看该作者
system C是系统级验证用的，综合器对C语言转HDL支持不太好，最后还是只能写HDL

使用特权

评论回复 赏
板凳
dqgcs123| | 2014-12-26 10:54 | 只看该作者
因为非主流呗。
据说是欧美流行VHDL，美国流行Verilog

使用特权

评论回复 赏
地板
sosozz|  楼主 | 2014-12-26 11:01 | 只看该作者
LeaderHuang 发表于 2014-12-26 10:53
system C是系统级验证用的，综合器对C语言转HDL支持不太好，最后还是只能写HDL ...

那学systemc好找工作吗

使用特权

评论回复 赏
5楼
sosozz|  楼主 | 2014-12-26 11:02 | 只看该作者
dqgcs123 发表于 2014-12-26 10:54
因为非主流呗。
据说是欧美流行VHDL，美国流行Verilog

嗯，我总感觉这两种语言好落伍，只适合开发ic芯片，不适合做为电路一部分开发，感觉不如c语言灵活

使用特权

评论回复 赏
6楼
dqgcs123| | 2014-12-26 11:22 | 只看该作者
sosozz 发表于 2014-12-26 11:02
嗯，我总感觉这两种语言好落伍，只适合开发ic芯片，不适合做为电路一部分开发，感觉不如c语言灵活 ...


我觉得多会一些语言要好得多

使用特权

评论回复 赏
7楼
sosozz|  楼主 | 2014-12-26 11:31 | 只看该作者
dqgcs123 发表于 2014-12-26 11:22
我觉得多会一些语言要好得多

上学时候学的越多越好，因为谁也不知道在工作中会用到哪个，上班了就没有精力去学那么多了，只能往精出发展了

使用特权

评论回复 赏
8楼
dqgcs123| | 2014-12-26 12:18 | 只看该作者
sosozz 发表于 2014-12-26 11:31
上学时候学的越多越好，因为谁也不知道在工作中会用到哪个，上班了就没有精力去学那么多了，只能往精出发 ...

嗯，出来工作了可塑性就差很多了

使用特权

评论回复 赏
9楼
LeaderHuang| | 2014-12-29 09:24 | 只看该作者
HDL是设计语言，system C和system verilog是验证语言，根本不一样，没法比较的。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sosozz

13

主题

88

帖子

0

粉丝