发新帖我要提问
返回列表
打印

如何降低FPGA的输出驱动电流

[复制链接]
810|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhulin|  楼主 | 2014-12-30 11:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 驱动电流, DDR, sap, DDR3
我用的XILINX的FPGA，SAPARTAN6 75 ,外接了两颗DDR3,还有40对LVDS输出。请问大家如何降它们的驱动电流从而降低它们的电磁辐射。谢谢

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝