本帖最后由 littlecb 于 2014-12-30 23:05 编辑
如图所示的滤波电路,设计目的是当输入电平为低时光耦才导通,输入到单片机的引脚状态为低,否则处于不导通态,输入到单片机引脚的状态为高。
file:///C:\Users\LGQ\AppData\Roaming\Tencent\Users\263550188\QQ\WinTemp\RichOle\PY0C%DJ4IIBTN]T13R7VP{S.jpg
理论来说,在输入24V的高电平时,光耦不能导通;但在输入0V~5V的低电平时光耦应该是导通的。
实际遇到的问题是,输入数字信号的地与DGND是共地的,当输入的低电平就是DGND时,光耦没有导通,示波器查看输入的波形时的波形的低电平对DGND有电压差值。此时,如果不接入该电路,只测输入的数字信号发生器端,低电平确实就是DGND。
请问各位大神:为什么正常的低电平信号输入到该电路后,低电平不是DGND呢?
后来我在电容C1上并联了一个电阻,低电平就是真正的DGND了。此处电容C1的作用是滤波。 |