求助：关于这个CPLD片子的输出信号问题。

只看该作者 · 2015-1-1 19:30

本帖最后由 meepo 于 2015-1-2 10:44 编辑

最近在做光电编码器计数的设计，用lattice 的CPLD芯片ispLSI1016E，但是用示波器查看输出信号波形时，发现电平幅度不一，大部分是标准高电平输出3.6V（程序设置输出每个高电平信号宽度1.75μS），但有一部分示波器采样信号波形是其他幅度：0、8V\1.2V\1.6V\2.4V等，如图所示，大家有遇到过这种情况的吗？或者这是为什么呢？（我的CPLD输出端没有上拉，是直接输出给后级计数器的。）

所以问题是：1. 这些其他电平是噪声干扰还是高电平（只是电平幅度不够的高电平）？
2. 为什么会出现这种情况，是不用的管脚配置问题吗？

弄了好几天也没解决，郁闷中假期都过不好了，大家快帮帮小弟吧，谢啦

另外祝大家节日快乐，新的一年顺顺利利！

只看该作者 · 2015-1-1 19:32

自己顶！

1万 · 2015-1-1 20:26

貌似示波器不好，或者没用好，

信号太窄，在上升沿采到的数值，当然不满幅。

只看该作者 · 2015-1-2 09:56

玄德发表于 2015-1-1 20:26
貌似示波器不好，或者没用好，

信号太窄，在上升沿采到的数值，当然不满幅。

上面图片是用的200ms档位，后来用100μs或500μs能抓到的脉冲比较少，
输出每个脉冲周期宽度1.75μs确实比较窄，我用这个100MHz示波器测试其他板子输出脉宽75μs的信号就没这个问题

你的意思是用个高带宽的好示波器在试试？

只看该作者 · 2015-1-2 09:56

自己顶！
大家新年快乐！

只看该作者 · 2015-1-2 10:42

自己顶，期待高人来解答！

1万 · 2015-1-2 11:48

现在我确定：
不同幅值是因为测试不合理的原因，是假象。
信号窄，时间跨度大，示波器不但带宽要高，存储深度也要大。

你做个测试程序：脉宽不变，但重复周期改为5us或者10us，就可以看清了。

只看该作者 · 2015-1-2 13:39

加大脉冲宽度测量看看，感觉示波器本身问题的概率比较大

只看该作者 · 2015-1-2 18:12

本帖最后由 meepo 于 2015-1-2 18:13 编辑

玄德发表于 2015-1-2 11:48
现在我确定：
不同幅值是因为测试不合理的原因，是假象。
信号窄，时间跨度大，示波器不但带宽要高，存储 ...

玄德兄正解！

下午在实验室换了个500MHZ示波器看了一下，示波器设置50ms或者100ms看CPLD输出信号还是幅值不同，看另外一个板子单片机输出75μs的高电平信号，大部分是5V高电平偶尔出现低电平（但那个板子是在产品上工作正常的），然后用把示波器打到200μs\100μs\40μs查看，捕捉到的信号就都是正常的，所以说明用示波器测试信号时要根据脉宽调整水平时间档，如果脉宽窄频率高，时间档调太大的话就会出现这种现象，

然后百度后得到了这样的信息“在使用示波器时，当时基过大，采样点就很稀疏，波形还原的不完全，因此你在示波器上看到的波形就会出现比较严重的失真。”