关于FPGA的FIFO的存储深度问题

只看该作者 · 2015-1-4 09:24

目前要做图像处理，要做前端的数据处理，采用DSP+FPGA模式，要用到FIFO数据缓冲，请大神指导，FIFO的存储深度怎么计算才能不丢失数据？？

只看该作者 · 2015-1-4 20:33

问的太广了

2万 · 2015-1-5 09:11

本帖最后由雪夜虫子于 2015-7-23 08:58 编辑

...

只看该作者 · 2015-1-7 21:10

雪夜虫子发表于 2015-1-5 09:11
得结合你的应用吧。比如，如果一边写，另一边同时读走，且读的时钟速率高，那么很浅即可。有时候，即使读的 ...

传输的视频流，先写入一FIFO中，此FIFO的深度为2048，输入数据位宽为16bit，输出数据位宽为32bit，当此FIFO写入的值大于1280的时候，FPGA产生一个中断给dsp,dsp通过emif总线读此fifo中的数，一次读640个数，由于此FIFO写入的时钟为80M，数据位宽为16bit，而读的时钟为EMIF的时钟100M，数据位宽为32bit，且1280*16 =640*32，故此FIFO永远不会满

只看该作者 · 2015-1-7 21:11

雪夜虫子发表于 2015-1-5 09:11
得结合你的应用吧。比如，如果一边写，另一边同时读走，且读的时钟速率高，那么很浅即可。有时候，即使读的 ...

传输的视频流，先写入一FIFO中，此FIFO的深度为2048，输入数据位宽为16bit，输出数据位宽为32bit，当此FIFO写入的值大于1280的时候，FPGA产生一个中断给dsp,dsp通过emif总线读此fifo中的数，一次读640个数，由于此FIFO写入的时钟为80M，数据位宽为16bit，而读的时钟为EMIF的时钟100M，数据位宽为32bit，且1280*16 =640*32，故此FIFO永远不会满

只看该作者 · 2015-1-7 21:11

habc987 发表于 2015-1-4 20:33
问的太广了

传输的视频流，先写入一FIFO中，此FIFO的深度为2048，输入数据位宽为16bit，输出数据位宽为32bit，当此FIFO写入的值大于1280的时候，FPGA产生一个中断给dsp,dsp通过emif总线读此fifo中的数，一次读640个数，由于此FIFO写入的时钟为80M，数据位宽为16bit，而读的时钟为EMIF的时钟100M，数据位宽为32bit，且1280*16 =640*32，故此FIFO永远不会满

关于FPGA的FIFO的存储深度问题

相关下载

相关帖子

湍急之河流

七世轮回

技术奇才奖章

社区建设奖章