上拉电阻的原理，作用，用法

2万 · 2015-1-6 19:22

网上讲得不太仔细，哪位高手讲讲上拉电阻的原理，作用，用法

1万 · 2015-1-6 19:22

我也想知道上拉电阻阻值怎么选取

1万 · 2015-1-6 19:24

原理？
让无源变有源

1万 · 2015-1-6 19:24

一般比如51的P0口OC门等，上拉电阻给未确定电平的端口一个确定的电平

1万 · 2015-1-6 19:26

楼上说得对，51的其它IO口，降低输出阻抗，可以增大灌电流。

1万 · 2015-1-6 19:26

上拉电阻其实就是Rc。

Rc太大时，从输出端输出的电流很小，带负载的能力很差，

Rc太小时，当输出为低电平时，集成电路会消耗太多的功率，容易烧坏集成电路。

1万 · 2015-1-6 19:26

因此，集成电路在应用时，有时需要调整上拉电阻的大小，方法就是与Rc并联一只上拉电阻。

1万 · 2015-1-6 19:27

电源到元件间的叫上拉电阻,作用是平时使该脚为高电平
地到元件间的叫下拉电阻,作用是平时使该脚为低电平
上拉电阻和下拉电阻的范围由器件来定(我们一般用10K)
+Vcc
+------+=上拉电阻
|+-----+
|元件|
|+-----+
+------+=下拉电阻
-Gnd
一般来说上拉或下拉电阻的作用是增大电流，加强电路的驱动能力
比如说51的p1口

1万 · 2015-1-6 19:27

还有，p0口必须接上拉电阻才可以作为io口使用
上拉和下拉的区别是一个为拉电流，一个为灌电流
一般来说灌电流比拉电流要大
也就是灌电流驱动能力强一些

1万 · 2015-1-6 19:29

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理.
上拉是对器件注入电流，下拉是输出电流,弱强只是上拉电阻的阻值不同，没有什么严格区分

1万 · 2015-1-6 19:29

对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

1万 · 2015-1-6 19:30

上拉，就是把电位拉高，比如拉到VCC
下拉，就是把电压拉低，拉到GND

1万 · 2015-1-6 19:30

一般就是刚上电的时候，端口电压不稳定，为了让他稳定为高或低，就会用到上拉或下拉电阻。
有些芯片内部集成了上拉电阻，所以外部就不用上拉电阻了。但是有一些开漏的，外部必须加上拉电阻。

1万 · 2015-1-6 19:31

上拉电阻：就是从电源高电平引出的电阻接到输出
1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。
2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上，让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。
需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）

1万 · 2015-1-6 19:31

一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。

1万 · 2015-1-6 19:31

下拉电阻：和上拉电阻的原理差不多，只是拉到GND去而已。那样电平就会被拉低。下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。

2万 · 2015-1-6 19:33

同意楼上一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平

1万 · 2015-1-6 19:33

https://bbs.21ic.com/icview-228826-1-1.html

这里说的很详细了。

2万 · 2015-1-6 19:36

嗯，知道啦

2万 · 2015-1-6 19:36

那就结贴了哈

上拉电阻的原理，作用，用法

相关下载

相关帖子