发新帖我要提问
返回列表
打印
[PCB]

SDRAM数据线，地址线，和控制线的阻抗匹配问题

[复制链接]
1245|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lly8941276|  楼主 | 2015-1-7 11:07 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
SDRAM, 控制, 阻抗匹配, AC, AD
本帖最后由 lly8941276 于 2015-1-7 11:37 编辑

请问，166M的SDRAM三总线的阻抗匹配应该怎么弄呢，我看pdf里介绍了AC LOAD 和 DC LOAD 不知道有什么区别呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Shonway| | 2015-1-7 11:13 | 只看该作者
DDR阻抗一般是50殴姆到60欧姆之间。

使用特权

评论回复 赏
板凳
lly8941276|  楼主 | 2015-1-7 11:21 | 只看该作者

请问这个图片是什么意思呢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lly8941276

2

主题

3

帖子

0

粉丝