发新帖我要提问
返回列表
打印

SCL始终信号为什么始终为高电平？？？？

[复制链接]
2519|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lylkr|  楼主 | 2008-5-30 21:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
信号, 电平, 电阻, 上拉电阻, 时钟
用16f873a，24LC16B  
SCL上拉2k电阻，SDA上拉4k电阻
用示波器看SCL时钟始终为高电平

相同的程序在另一个板上没有问题，只不过这块板用的16f877a，24Lc02B，上拉电阻均为2K

使用特权

评论回复 赏
沙发
machunshui| | 2008-5-30 22:03 | 只看该作者

真有意思

真有意思,
我今天为scl老是被从器件拉低烦恼,
楼主却为scl为高烦恼.


使用特权

评论回复 赏
板凳
zhbwgh| | 2008-5-31 09:50 | 只看该作者

re

楼主贴个图出来吧

使用特权

评论回复 赏
地板
xieyuanbin| | 2008-5-31 10:03 | 只看该作者

那个什么估计

估计是线路板接线错误，要不就是那个脚烧坏了。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lylkr

15

主题

20

帖子

0

粉丝