发新帖我要提问
返回列表
打印
[CPLD]

CPLD使用原理图设计时，使用两个非门会被优化掉吗？

[复制链接]
771|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
U201015703|  楼主 | 2015-1-19 18:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, 原理图, FPGA, PGA, 编译
鄙人刚学CPLD/FPGA，原理图设计过程中，想实现一个延时功能，准备通过两个非门实现，现在问题是，编译过程中使用两个非门会被优化掉吗？有没有哪位大侠知道

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

U201015703

16

主题

130

帖子

3

粉丝