|
1．TMS320C6670特征 l 包含4个TMS320C66x DSP核，每个核 n 1.2GHz C66x定/浮点DSP核 u 1.2GHz工作频率的时候，定点运算速度32GMacs/核。（Macs：每秒乘累加次数） u 1.2GHz工作频率的时候，浮点运算速度16GFlops/核。（Flops：每秒浮点操作次数） n 存储器 u 每个核32K Byte L1P u 每个核32K Byte L1D u 每个核1024K Byte局部L2 l 多核共享内存控制器（MSMC） n 四个核共享2048KB MSM SRAM n MSM SRAM和DDR3_EMIF具有内存保护单元 l 硬件协处理器 n 两个Turbo 解码增强协处理器 u 支持WCDMA/HSPA/HSPA+/TD-SCDMA，LTE和WiMAX u 支持高达365Mbps LTE，支持高达244Mbps WCDMA u 低的DSP资源消耗-硬件交织标产生和CRC校验 n 一个Turbo编码曾祺协处理器 u 支持高达643Mbps LTE，支持高达746Mbps WCDMA n 四个Viterbi解码器 u 支持多到38Mbps，在40bit块尺寸 n 两个FFT协处理器 u 1365点FFT耗时仅4.8us l 多核导航器Multicore Navigator n 8192多用处硬件队列，带队列管理器 n 基于包的DMA零消耗变换 l 网络协处理器 n 包加速使能支持 u 传输层IPsec，GTP-U，SCTP，PDCP u L2用户层PDCP（RoHC，Air Ciphering） u 1Gbps线速度通过率，在1.5M包/秒 n 加密加速引擎时能支持 u IPSec，SRTP，3GPP和WiMAX Air接口，SSL/TLS加密 u ECB，CBC，CTR，F8。A5/3。CCM。GCM。HMAC，CMAC，GMAC，AES，DES，3DES，Kasumi，SNOW 3G，SHA-2（256位Hash），MD5 u 高达2.8Gbps的熵编码速度 l 四个Rake/搜索加速器（RSA） n 片速率处理：WCDMA Rel’99，HSDPA，和HSDPA+ n Reed-Muller解码 l 外设 n 6通道SerDes-Based Antenna Interface（AIF2） u 操作速度达6.144Gbps u 兼容OBSAI RP3和CPRI标准：3G/4G（WCDMA，LTE TDD，LTE FDD，TD-SCDMA和WiMAX） n 4通道SRIO2.1 u 每个通道5GBaud操作速度 u 支持直接I/O，消息传递 n 2通道PCIe Gen2 u 支持高达5GBaud n Hyperlink u 支持与别的KeyStone架构器件的连接，挺高资源裁剪能力 u 支持高达50Gbaud n 以太网MAC子系统 u 两个SGMII端口 u IEEE1588支持 n 64-Bit DDR3接口 n UART接口 n I2C接口 n 16个GPIO脚 n SPI接口 n 信号量模块 n 8个64bit定时器 n 三个片上PLLs l 商用级温度范围：摄氏0度到100度 l 扩展温度范围：-40度到105度 1.1 KeyStone结构 Ti的KeyStone多核架构提供一个高性能的用于集成RISC和DSP核、特定应用的协处理器和I/O的架构，KeyStone是第一种为所有处理器核，外设，协处理器和I/O提供足够内部存取，它包括一些主要的硬件单元：多核导航器（Multicore Navigator），TeraNet，多核共享内存控制器（MSMC）和HyperLink。 多核导航器是一个创新的基于包的管理器，它控制8192个队列，当任务被定为到队列，多核导航器提供硬件加速分配（把任务分配给相应的可采用的硬件），基于包的Soc使用2个具有Tbps能力的TeraNet切换中央资源移动包，MSMC能处理核对共享内存的直接存取，而不需要耗费TeraNet资源，所以包的搬移不可能被内存存取阻塞。 HyperLink挺供50Gbps芯片级互联，允许多个SoC并行工作，它具有协议简单高效，具有很高的通过率，HyperLink是芯片间互联的理想接口，在多核导航器的协同下，HyperLink透明地分配任务给并行工作的其它器件并行地执行任务，就如同任务运行在局部资源上。 1.2 器件描述 TMS320C6670通讯架构KeyStone Soc是C66xx Soc家族中的一员，它基于TI的新的KeyStone多核SoC结构，这个节后设计专门为高性能无限架构应用。C6670提供非常高性能的宏基站平台，用于开发所有的无线标准，包括：WCDMA/HSPA/HSPA+，TD-SCDMA，GSM，TDD-LTE，FDD-LTE和WiMAX。C6670还可设置新的标准，时钟速度高达1.2GHz。 Soc结构提供一个可编程的平台，集成不同的子系统（C66x核，IP网络，无线层1和2，传输处理），使用一个基于队列通讯系统，允许SoC资源高效无缝地操作，这个独特的SoC结构还包括TeraNet切换，它使能宽的混合系统元素，从可编程的核到专用的协处理器和高速IO，再到每个以最大效率操作而无阻塞和延误。 TI新的C66x核开创了DSP技术的新**，它在处理器中组合了定点和浮点运算能力而不牺牲速度和功耗，其运算速度是业界领先的32GMACS/核和16Gflops/核（1.2GHz运行频率），C66x 100%向后兼容C64x+器件，C66x核增加了90个新的指令用于浮点操作和矢量数学方位（VPi）处理，这些增强导致巨大的性能提高在multi-antenna 4.8G信号处理用于向MIMO和波束成形算法。 C6670包含许多无线基站协处理器，用于减轻层1和层2基站处理大量的处理需求，这样使得核从接收算法和其他变异的函数中解脱出来。SoC包含非常多key协处理器比如FFTC和TCP3d。SoC结构元素（多核导航器）确保所有位处理无需CPU干预或消耗其资源，允许系统优化它的资源使用。 TI可裁减多核SoC结构解决方案为开发者提供了一个宽范围的软件和硬件兼容的器件，减少开发时间，使重复使用的资源最大化。 C6670器件具有完整的开发工具，包括：C编译器，汇编优化器以简化编程和设计，一个基于Windows的调试接口，源代码执行可视化。
| 
楼主
标题置顶
标题高亮
