改正之后

发表于 2015-1-28 22:43

本帖最后由 pcbpcb游于 2015-2-7 14:18 编辑

各位大神看看还有什么错误（把顶层和底层的铺的铜删掉了，这样看起来更清晰）

发表于 2015-1-29 09:46

个人认为走线不应该出现锐角或者是直角走线。

发表于 2015-1-29 09:53

MCU的晶振太远，去耦电容也太远了

发表于 2015-1-29 10:03

tlyyy1314 发表于 2015-1-29 09:46
个人认为走线不应该出现锐角或者是直角走线。

信号线我都注意这一点了，只是有些电源线是直角或锐角，影响应该不大吧。直角或锐角是不是只是影响信号？

发表于 2015-1-29 10:22

LeaderHuang 发表于 2015-1-29 09:53
MCU的晶振太远，去耦电容也太远了

把这两个晶振和对应电容都放在bottom layer还是bottom overlay？

发表于 2015-1-29 13:40

第一次化成这样不错了，对于粗线的过孔还有一种更好的方式就是多个小过孔，代替一个大过孔

发表于 2015-1-29 15:27

走线尽量短，不要刻意追求整齐美观而走长线，晶振放在TOP层芯片左下角，一般晶振距芯片低于5MM

hsl757916690 · 发表于 2015-1-29 16:18

J1 是外接直流电源的插孔吧，你看看是不是丢了几个线，还是你没画完截得图

发表于 2015-1-29 16:44

LeaderHuang 发表于 2015-1-29 09:53
MCU的晶振太远，去耦电容也太远了

嗯，确实可以改进

发表于 2015-1-29 17:37

芯片的滤波电容没靠近电源管脚，电源输入输出位置，滤波电容没有放对。

发表于 2015-1-29 17:49

个人建议：左边的某些线可以调整一下，晶振的引线应该尽可能短且粗。

发表于 2015-1-29 18:07

一个字垃圾:lol，，

开玩笑已经很不错了第一次画成这样

发表于 2015-1-29 18:17

直角和锐角选一个的话还是直角吧

发表于 2015-1-29 18:38

看上去像卖的开发板

发表于 2015-1-29 19:42

晶振离IC太远，容易产生寄生干扰

发表于 2015-1-29 20:12

好像有很多没完成，如J1 S1 S2等

发表于 2015-1-29 22:02

dianziyangshu 发表于 2015-1-29 20:12
好像有很多没完成，如J1 S1 S2等

我知道，大神们是不是布线时把地也连起来，然后铺铜，，我这里布线时省略了连接地线，铺铜时让所有的地和铜相连，听说这样也是可以的。

发表于 2015-1-29 22:04

ranqingfa 发表于 2015-1-29 13:40
第一次化成这样不错了，对于粗线的过孔还有一种更好的方式就是多个小过孔，代替一个大过孔 ...

为什么要用多个小过孔代替大过孔？

发表于 2015-1-29 22:06

dzcql 发表于 2015-1-29 15:27
走线尽量短，不要刻意追求整齐美观而走长线，晶振放在TOP层芯片左下角，一般晶振距芯片低于5MM ...

为什么是左下角？距离我已经改了该到了芯片附近。

发表于 2015-1-29 22:07

dream2mit 发表于 2015-1-29 16:18
J1 是外接直流电源的插孔吧，你看看是不是丢了几个线，还是你没画完截得图 ...

地线我没连，到时候铺铜

[画板] 改正之后