必须修改FPGA工程?

2万 · 2015-2-11 19:37

cypress 的PKTEND信号是一个强制打包信号，但是在上位机捕获数据的时候，捕获的数据却会因为这个强制打包，导致获取数据截止，现在有一个FPGA采集的数据通过cypress的usb芯片上传至PC中，有一个问题是因为某些原因，FPGA那边在传输一帧数据的时候并不是单单在帧尾处操作PKTEND，而是在一帧当中频繁使用的PKTEND，并且位置是不可预知的，这给上层捕获数据的CYAPI造成的困扰，请教一下，有什么可以克服这个问题的么？还是必须修改FPGA工程呢

2万 · 2015-2-11 19:39

楼主可以到cypress网站上建一个case

只看该作者 · 2015-2-12 10:18

西安智多晶微电子有限公司专业的 CPLD /FPGA 芯片制造商
   我公司成立于2012年11月，是中美合资的高科技型企业。总部位于西安**技术产业开发区科技二路72号西岳阁一楼。
   我们主营业务为研发、生产、销售可编程集成电路（CLPD/FPGA），且可以为客户提供可编程系统设计平台和软件方案。
   我们团队积累了丰富的系统的可编程电路研发专有技术群，开发团队主要研发人员来自美国Littice 公司，均具有20年以上的集成电路产品研发和应经验，曾成功地推出世界一流的可编程逻辑电路芯片。
   我们致力于成为中国第一大可编程逻辑电路（FPGA与CPLD）集成电路芯片制造和应用供应商。在中国设计，在中国制造，在中国行销。公司在成都、深圳设有办事处。
   029-8860013 ，xiaolizhu@isilicontek.com

只看该作者 · 2015-2-26 11:15

在FPGA编程中修改pkend信号即可，在帧结束处生产一个pkend信号