FPGA的IO输入输出问题

发表于 2015-2-22 11:17

各位大神，
我想把ALTERA的CPLD的IO口设置成输入输出模式，也就是说有时候IO口为输入状态，有时候IO口为输出状态。
当我把IO口设置成这样的状态后，代码对IO赋值那IO就是输出，提取IO数据，那IO就是输入。
是这样吧，需不需要其他操作呢？
感谢啊！

发表于 2015-2-22 12:55

把IO搞成三态，通过一个标志位来控制它的方向。

发表于 2015-2-22 19:14

LeaderHuang 发表于 2015-2-22 12:55
把IO搞成三态，通过一个标志位来控制它的方向。

感谢，
IO口貌似有种定义方式貌似为输入输出方式，大概就是如此吧？没实战用过。

发表于 2015-2-22 19:47

IO脚的方向不会这么智能，只能由你控制。
输出必须要有输出使能控制。使能有效时为输出，无效时为输入。

发表于 2015-2-22 20:38

亚历山大Y 发表于 2015-2-22 19:14
感谢，
IO口貌似有种定义方式貌似为输入输出方式，大概就是如此吧？没实战用过。 ...

你研究一下FPGA的三态门吧，其实也是个很简单的东西而已

发表于 2015-2-22 23:28

inout

发表于 2015-2-23 10:21

必须是 ioout ，
三态是输出。

发表于 2015-2-24 21:21

一般在数据总线上会有这个用法，通过读写使能以及片选等信号组合控制到底应该是从总线上取数据（输入），还是往总线上写数据。

发表于 2015-3-21 15:36

inout同一时间要么in要么out，操作按这样要求来就可以

发表于 2015-3-25 13:27

需要自己控制，设置成三态，不难

发表于 2015-3-31 23:12

玄德正解

发表于 2015-4-2 15:26

玄德发表于 2015-2-23 10:21
必须是 ioout ，
三态是输出。

普通的IO口，可以这么用吗？驱动能力需不需要考虑？或者只有在数据线上使用（弱上下拉），不接负载？

发表于 2015-4-2 17:44

chenzhi658 发表于 2015-4-2 15:26
普通的IO口，可以这么用吗？驱动能力需不需要考虑？或者只有在数据线上使用（弱上下拉），不接负载？ ...

貌似只有 GCK 等少数几个引脚是特殊的，其他 IO 都是“普通”。

每个 IO 驱动能力一般可以达到几个毫安，驱动几个芯片都没有问题。

发表于 2015-4-22 09:40

玄德发表于 2015-4-2 17:44
貌似只有 GCK 等少数几个引脚是特殊的，其他 IO 都是“普通”。

每个 IO 驱动能力一般可以达到几个毫安 ...

好，了解了。谢谢