DSP和FPGA的时钟信号如何产生？

发表于 2015-2-27 19:10

我做的一个基于DSP的系统中，DSP做主处理器，控制着整个系统，包括信号处理，整体调度等；选择了一块Xilinx的FPGA做FIFO UART和系统的逻辑控制和译码。DSP的时钟输入为15MHz,经过内部的PLL倍频为较高频率，FPGA需要25M或一下的时钟输入。

我的问题是DSP和FPGA的时钟信号如何产生？

发表于 2015-2-27 19:12

可以用同一块有源晶振

发表于 2015-2-27 19:21

如果可以是否影响时钟信号的质量？

发表于 2015-2-27 19:23

如果分别用一块晶振的话，对真个系统的时序控制是否会有影响？

发表于 2015-2-27 19:24

如果分别用一块晶振的话，对真个系统的时序控制是否会有影响？

发表于 2015-2-27 19:26

都可以，关键是时钟同步问题。试试用一个晶振吧！

发表于 2015-2-27 19:27

不用缓冲时不行的，回带来很多意想不到的后果，建议加个时钟芯片

发表于 2015-2-27 19:27

系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片;

发表于 2015-2-27 19:28

单一时钟信号时,选择晶体时钟电路;

发表于 2015-2-27 19:29

多个同频时钟信号时,选择晶振;

发表于 2015-2-27 19:29

尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性

发表于 2015-2-27 19:30

C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路;

发表于 2015-2-27 19:30

VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路

发表于 2015-2-27 19:31

楼上补充的好

发表于 2015-2-27 19:32

哦，我知道啦

发表于 2015-2-27 20:57

同步时钟是很复杂的啊

发表于 2015-2-28 17:13

用一块有源晶振就可以了

发表于 2015-2-28 18:06

最好是用高性能的时钟buffer

DSP和FPGA的时钟信号如何产生？

相关帖子

浏览过的版块

湍急之河流

技术高手奖章

常驻人口

精华达人奖章

技术新星奖章

欢快之小溪

社区建设奖章

偶尔光临