DSP数据缓冲，能否用SDRAM代替FIFO？

发表于 2015-2-27 19:45

发表于 2015-2-27 19:46

不行

发表于 2015-2-27 19:47

我有个问题，ADC或DAC和DSP相连接时，要注意什么问题？

发表于 2015-2-27 19:48

比如匹配问题，以保证A/D采样稳定或D/A码不丢失。

发表于 2015-2-27 19:49

1. 接口方式：并行／串行；2. 接口电平，必须保证二者一致。

发表于 2015-2-27 19:50

哦，多谢楼主，呵呵

发表于 2015-2-27 19:51

SDRAM与SRAM的区别是，在读写的时候，SDRAM的延时非常长，需要几个CLOCK。
并且中间需要刷新。

发表于 2015-2-27 19:51

在读写的时候，SDRAM的延时非常长，需要几个CLOCK。中间需要刷新。所以是不行的

发表于 2015-2-27 19:52

应该不可以虽然没做过但感觉二者之间有差别你可以在看看手册

发表于 2015-2-27 19:54

不行啊，绝对的

发表于 2015-2-27 19:55

结贴了，大伙晚安

发表于 2015-2-28 18:20

这两个肯定是不能等同的

发表于 2015-2-28 20:06

SDRAM没有SRAM速度快吧

发表于 2015-2-28 20:11

肯定不可以吧？