allegro

发表于 2015-3-5 08:30

各位大神，小弟最近在思考一个问题，就是在pcb已经有了一个测试版的brd，后来debug后，需要在原来的基础上增减一些功能，请问此时如何能够快速的设计出原理图。并且实现版本的管控？？？感谢！！！（用的是allegro16.3）

发表于 2015-3-7 16:05

不清楚你说是什么意思，是说这个测试板BRD没有原理图，要自己画原理图吗？

发表于 2015-3-8 09:28

Shonway 发表于 2015-3-7 16:05
不清楚你说是什么意思，是说这个测试板BRD没有原理图，要自己画原理图吗？ ...

不是的，是说我已经做好了一个初版的brd并且打样了，然后debug后，发现需要删减一些功能，这时候是否有什么方法快速的更新brd，而不用从原理图到Layout这样，重新做一遍？？？

发表于 2015-3-8 14:14

最好是先修改原理图，再从原理图导入到PCB。这样不容易出错。直接在PCB上修改也是可以的，我这台没装CADENCE，好像是在SETUP里有个NET LOGIC菜单。可以直接修改PCB中的网络。

发表于 2015-3-8 22:10

Shonway 发表于 2015-3-8 14:14
最好是先修改原理图，再从原理图导入到PCB。这样不容易出错。直接在PCB上修改也是可以的，我这台没装CADENC ...

感谢！

发表于 2015-3-9 19:24

可以直接修改原理图，再更新到PCB就行了，没改动的就还在

发表于 2015-3-10 08:50

原来这样，小弟感谢你的帮助！

发表于 2015-3-14 14:59

使用更新就可以了

发表于 2015-3-14 14:59

原理图重新生成列表，然后重新导入

发表于 2015-3-22 11:21

希望可以早点结贴。

[Allegro] allegro