Aurora 8b/10b IP核问题

只看该作者 · 2015-3-8 10:30

小弟最近在调用Aurora 8b/10b IP模块时，在用modelsim功能仿真时，一切正常。但是直接使用了例化后的example，并将Tx和Rx形成了回路下到FPGA板子上时，channel_up、land_up初始化结束的信号一直是“0”，将user_clk作为采样时钟，显示"waiting for force to be armed, slow or stopped clock"，表示没有时钟。自己产生了一个200M的时钟USER_CLK和SYNC_CLK采样，一直为0。一直没找到原因，求助大神啊！
IP模块的设置细节如下：aurora v5.3 lane:1, lane width: 2, line rate: 3.125Gbps, GT CLK: 125Mhz, dataflow mode: duplex, Interface: framing, flow control: none. Rocket IO的GTP DUAL是设置在X0Y0。下板子是直接使用了例化后的example，并将Tx和Rx形成了回路。