发新帖我要提问
返回列表
打印

求助:高速电路中如何时钟布线

[复制链接]
2270|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wukuiyong|  楼主 | 2007-3-10 15:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
布线, 时钟, 高速电路, PCB, RAM

各位好!关于VOIP网关的时钟脚（RAMCLK），在PCB中如何布线.应注意什么？请多多指教！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
comenew| | 2007-3-15 11:39 | 只看该作者

回复

时钟布线主要需要考虑的问题是时序，这个主要看你的spec，一般都有相应的Design Guide，可参阅。还有就是信号完整性的一般问题了，如阻抗的匹配，回路的完整等等。

使用特权

评论回复 赏
板凳
wukuiyong|  楼主 | 2007-3-17 17:15 | 只看该作者

EMC问题

先谢谢了！

使用特权

评论回复 赏
地板
sushangwen| | 2007-3-21 16:07 | 只看该作者

阻抗匹配，包覆地线方式，路径长度，

回路方式等太多内容了，

使用特权

评论回复 赏
5楼
gxq| | 2007-3-23 22:44 | 只看该作者

阻抗匹配和时序！

使用特权

评论回复 赏
6楼
hzcook| | 2007-3-26 15:39 | 只看该作者

短,细,不要弯

周围要有地屏蔽,有空间的话加个RC调整阻抗匹配

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wukuiyong

3

主题

6

帖子

0

粉丝