打印
[STM32F4]

分享STM32F4时钟PLL计算

[复制链接]
4807|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wowow|  楼主 | 2015-3-24 15:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

STM32F4时钟PLL计算刚开始觉得有些迷糊,后来终于弄明白了。以下是我的思路,并利用Excel表格快速选择出合适的PLL参数设置。
以下是按固定168MHz输出,输入时钟常见的时钟,如8, 10, 12, 24, 15,计算可选参数组,选中的参数组用红色标记。
excel文件见附件,需要其它频率值可自行修改计算。

SYSCLK固定168M输出,由于192<=VCO<=432,P只能是2,VCO只能是336
VCO输入范围1-2M,这样M的的取值范围可以限定到很小的范围

N可以由VCO/VCO_IN算出,去掉超出范围的(192<=N<=432),然后选择整数
VCO_IN要大一些PLL抖动小,N如果有多个整数可选,选择最小的整数值







HSE(4-26)
M(2-63)
VCO_IN(1-2)
N(192-432)
VCO(192-432)
P(2,4,6,8)
SYSCLK
8
4
2
168
336
2
168
8
5
1.6
210
336
2
168
8
6
1.333333333
252
336
2
168
8
7
1.142857143
294
336
2
168
8
8
1
336
336
2
168
       
10
5
2
168
336
2
168
10
6
1.666666667
201.6
336
2
168
10
7
1.428571429
235.2
336
2
168
10
8
1.25
268.8
336
2
168
10
9
1.111111111
302.4
336
2
168
10
10
1
336
336
2
168
       
12
6
2
168
336
2
168
12
7
1.714285714
196
336
2
168
12
8
1.5
224
336
2
168
12
9
1.333333333
252
336
2
168
12
10
1.2
280
336
2
168
12
11
1.090909091
308
336
2
168
12
12
1
336
336
2
168
       
16
8
2
168
336
2
168
16
9
1.777777778
189
336
2
168
16
10
1.6
210
336
2
168
16
11
1.454545455
231
336
2
168
16
12
1.333333333
252
336
2
168
16
13
1.230769231
273
336
2
168
16
14
1.142857143
294
336
2
168
16
15
1.066666667
315
336
2
168
16
16
1
336
336
2
168
       
24
12
2
168
336
2
168
24
13
1.846153846
182
336
2
168
24
14
1.714285714
196
336
2
168
24
15
1.6
210
336
2
168
24
16
1.5
224
336
2
168
24
17
1.411764706
238
336
2
168
24
18
1.333333333
252
336
2
168
24
19
1.263157895
266
336
2
168
24
20
1.2
280
336
2
168
24
21
1.142857143
294
336
2
168
24
22
1.090909091
308
336
2
168
24
23
1.043478261
322
336
2
168
24
24
1
336
336
2
168
       
25
13
1.923076923
174.72
336
2
168
25
14
1.785714286
188.16
336
2
168
25
15
1.666666667
201.6
336
2
168
25
16
1.5625
215.04
336
2
168
25
17
1.470588235
228.48
336
2
168
25
18
1.388888889
241.92
336
2
168
25
19
1.315789474
255.36
336
2
168
25
20
1.25
268.8
336
2
168
25
21
1.19047619
282.24
336
2
168
25
22
1.136363636
295.68
336
2
168
25
23
1.086956522
309.12
336
2
168
25
24
1.041666667
322.56
336
2
168
25
25
1
336
336
2
168


STM32F4时钟PLL计算.pdf

85.4 KB

STM32F4时钟PLL计算.xlsx.rar

10.55 KB

评分
参与人数 1威望 +1 收起 理由
Landway + 1 赞一个!
沙发
搞IT的| | 2015-3-24 22:32 | 只看该作者
表示不是很懂额。。。。

使用特权

评论回复
板凳
wowow|  楼主 | 2015-3-25 11:05 | 只看该作者
本帖最后由 wowow 于 2015-3-25 11:24 编辑
caosix 发表于 2015-3-24 23:01
俺有个 最合理的 布局图:首先 倍频系数要【尽量小】

要考虑 I2S  和 USB 的 频率 ...

我暂时没用I2S,所以1.0版没考虑I2S时钟。USB时钟没问题,因为只要VCO是336M,就可以分到48M。谢谢建议!

使用特权

评论回复
地板
wowow|  楼主 | 2015-3-25 11:27 | 只看该作者
搞IT的 发表于 2015-3-24 22:32
表示不是很懂额。。。。

这个。。。因为PLL系数有很多个,组合数很庞大。思路是尽量缩小范围,最终得到一个合适的组合。

使用特权

评论回复
5
搞IT的| | 2015-3-26 13:21 | 只看该作者
收藏了,不错啊!

使用特权

评论回复
6
搞IT的| | 2015-3-26 15:09 | 只看该作者
wowow 发表于 2015-3-25 11:27
这个。。。因为PLL系数有很多个,组合数很庞大。思路是尽量缩小范围,最终得到一个合适的组合。 ...

恩啦  好的。。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:skywolf.github.io

59

主题

649

帖子

3

粉丝