21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 怎样将模拟信号解调成数字信号，用VerilogHDL实现 ...
返回列表 发新帖我要提问

[verilog] 怎样将模拟信号解调成数字信号，用VerilogHDL实现

[复制链接]
 楼主| ljss1104 发表于 2015-3-26 17:43 | 显示全部楼层 |阅读模式
VerilogHDL, 数字信号, 模拟信号, 信号解调, AC
问题描述在图片中。求大神帮忙，小弟毫无头绪，给个思路也行

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
Tonylzez 发表于 2015-5-5 22:22 | 显示全部楼层
你这个需要先做载波同歩，剥离载波后位同步恢复出位流。处理对初学者还是比较困难的
回复 赏

举报

lunar 发表于 2015-5-23 23:04 来自手机 | 显示全部楼层
这种波形可以用非相干解调，不需要载波恢复，判断过零后计时即可
回复 赏

举报

windycraze 发表于 2015-5-29 10:08 | 显示全部楼层
这个输入不已经是数字信号么，经过ad后为msk编码，只需要做编码转换
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ljss1104

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
ljss1104

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部