发新帖我要提问
返回列表
打印
[verilog]

怎样将模拟信号解调成数字信号，用VerilogHDL实现

[复制链接]
1371|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ljss1104|  楼主 | 2015-3-26 17:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
VerilogHDL, 数字信号, 模拟信号, 信号解调, AC
问题描述在图片中。求大神帮忙，小弟毫无头绪，给个思路也行

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Tonylzez| | 2015-5-5 22:22 | 只看该作者
你这个需要先做载波同歩，剥离载波后位同步恢复出位流。处理对初学者还是比较困难的

使用特权

评论回复 赏
板凳
lunar| | 2015-5-23 23:04 | 只看该作者
这种波形可以用非相干解调，不需要载波恢复，判断过零后计时即可

使用特权

评论回复 赏
地板
windycraze| | 2015-5-29 10:08 | 只看该作者
这个输入不已经是数字信号么，经过ad后为msk编码，只需要做编码转换

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ljss1104

1

主题

1

帖子

0

粉丝