reg[15:0] count;
always@(posedge clk)
begin
if(count == 16'd65550)
count <= count;
else
count <= count + 1'b1;
end
//---------------------------------------------
always@(posedge clk)
begin
if(count < 16'd65550)
rst_n <= 1'b0;
else
rst_n <= 1'b1;
end
由于所使用的板子没有外部复位按键，想通过如上方式产生一个开始是低电平0，随后一直是高电平1的信号，但是使用modelsim仿真发现信号一直是高电平1，这是怎么回事呢？很着急啊 |
|
楼主
