在GPIF模式下，CTLx输出高电平或者低电平是通过什么方式来控制的？

发表于 2015-3-30 19:50

发表于 2015-3-30 19:50

看不到你说啥

发表于 2015-3-30 19:51

68013上电后，CTLx默认为高电平，当下载了固件（GPIF Designer中带的固件）之后，发现CTLx都变为低电平。

发表于 2015-3-30 19:51

你不知道在哪里将电平拉低的？

发表于 2015-3-30 19:51

是啊，唉

发表于 2015-3-30 19:51

寄存器怎么搞的

发表于 2015-3-30 19:52

GPIFCTLCFG= 0X00; GPIFIDLECTL = 0X07

发表于 2015-3-30 19:52

不懂，帮你顶起吧

发表于 2015-3-30 19:52

还是看看手册吧！

发表于 2015-3-30 19:52

在GPIF模式下,CY68013A的CTL一般用来设置成READ Enable, Write Enable或者OUTPUT Enable,其状态1,0或者tri-state是您自己在GPIF Designer中去设置的,CTL高低电平也是看你自己的传输时序怎么设计的.可高可低.

发表于 2015-3-30 19:53

哦，我知道了，多谢大家啊

发表于 2015-3-30 19:53

先结贴了哈