发新帖我要提问
返回列表
打印
[FPGA]

整个设计只使用一个全局时钟会有问题吗？

[复制链接]
1167|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
pingis58|  楼主 | 2015-4-15 11:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟
如题 ，只使用一个全局时钟是否有问题。

它的驱动能力够吗，会不会造成时钟延时大。大家都是怎么设计时钟的。

如果针对速度要求比较高。能否直接使用全局时钟

使用特权

评论回复 赏

相关下载

相关帖子
沙发
drentsi| | 2015-4-15 16:22 | 只看该作者
不会有问题，单片功耗20多瓦的芯片我都是整片只用一个时钟，速度也很高。

使用特权

评论回复 赏
板凳
pingis58|  楼主 | 2015-4-20 13:30 | 只看该作者
drentsi 发表于 2015-4-15 16:22
不会有问题，单片功耗20多瓦的芯片我都是整片只用一个时钟，速度也很高。 ...

谢谢，没什么经验，直接上项目，有点不敢确定

使用特权

评论回复 赏
地板
Nerd| | 2015-4-20 22:07 | 只看该作者
你的设计很复杂吗？

使用特权

评论回复 赏
5楼
雪夜虫子| | 2015-4-21 09:29 | 只看该作者
本帖最后由 雪夜虫子 于 2015-7-23 08:47 编辑

...

使用特权

评论回复 赏
6楼
pingis58|  楼主 | 2015-4-22 08:22 | 只看该作者
Nerd 发表于 2015-4-20 22:07
你的设计很复杂吗？

设计还是比较复杂的。主要是四个相同的模块要复制，单独一个模块量还不算大。一个AXI GP,AXI HP。一些协议解析逻辑，大块的RAM,FIFO各一个

使用特权

评论回复 赏
7楼
pingis58|  楼主 | 2015-4-22 08:23 | 只看该作者
雪夜虫子 发表于 2015-4-21 09:29
会不会造成时钟延时大
~~~~~~~~~~~~~~~
了解一下BUFG的原理。。。

谢谢，我就是担心面积太大了，就算用全局时间，BUG也会有延时，或其他影响，这个把握不了。看来还得多看看手册

使用特权

评论回复 赏
8楼
Nerd| | 2015-4-28 17:51 | 只看该作者
pingis58 发表于 2015-4-22 08:22
设计还是比较复杂的。主要是四个相同的模块要复制，单独一个模块量还不算大。一个AXI GP,AXI HP。一些协 ...

整个设计用一个全局时钟，相对来说，时序比较稳定

使用特权

评论回复 赏
9楼
thinkabout4451| | 2015-4-29 15:47 | 只看该作者
pingis58 发表于 2015-4-22 08:23
谢谢，我就是担心面积太大了，就算用全局时间，BUG也会有延时，或其他影响，这个把握不了。看来还得多看 ...

你想多了。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

pingis58

21

主题

131

帖子

3

粉丝