打印
[FPGA]

请问VERILOG 的U_PixFifo是什么意思?

[复制链接]
763|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
net_wolf|  楼主 | 2015-4-23 22:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
请问VERILOG 的U_PixFifo是什么意思?

generic_async_fifo
     #(
       .g_data_width(g_pixel_width),
       .g_size(g_fifo_size),
       .g_almost_full_threshold(g_fifo_size-20),
       .g_almost_empty_threshold(10),
       .g_with_wr_almost_full(1)
      
       )
   U_PixFifo
     (
      .rst_n_i(rst_n_i),
      .clk_wr_i(clk_sys_i),
      .d_i(pix_i),
      .wr_almost_full_o(pix_almost_full_o),
      .we_i(pix_wr_i),

      .clk_rd_i(clk_dsi_i),
      .rd_i(fifo_rd),
      .rd_empty_o(fifo_empty),
      .q_o(fifo_dout)
      );

相关帖子

沙发
llf021421| | 2015-4-25 01:13 | 只看该作者
U_PixFifo是模块generic_async_fifo的实例名称,这是自己定义的

使用特权

评论回复
板凳
net_wolf|  楼主 | 2015-4-25 09:03 | 只看该作者
谢谢,还得多看看2001的规范。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

27

帖子

0

粉丝