关于KM64的AD配置问题

只看该作者 · 2015-4-29 11:27

查看KM64看考手册，在计算AD采样时间和转换时间时，长采样的时间反而比短采样时间段，高速转换反而比正常转换多加2个ADCK周期，为什么命名会和实际功能不符呢？怪怪的

只看该作者 · 2015-4-29 13:24

请飞思卡尔大神指点指点！

1万 · 2015-4-29 13:32

楼主你好！
请给出你芯片的全称，KM64是kinetis M系列吗？这个系列是没有64的，所以请给出你现在使用芯片的全称。

只看该作者 · 2015-4-29 14:21

FSL_TICS_ZJJ 发表于 2015-4-29 13:32
楼主你好！
请给出你芯片的全称，KM64是kinetis M系列吗？这个系列是没有64的，所以请给出你现在使用芯片的 ...

K64P144M120SF5RM

1万 · 2015-4-29 15:34

shmily_xihua 发表于 2015-4-29 14:21
K64P144M120SF5RM

楼主有些误解了。
其实对于高速和慢速，这个是根据你的ADC时钟来的，不是所有的ADC时钟，都可以不配置高速采样位就能采样的。
你可以查看K64的数据手册，在Table 30. 16-bit ADC characteristics中，有规定，高速时钟和慢速时钟的时钟范围。
虽然高速时钟的采样需要多加2个clk，但是实际上高速的ADC时钟已经将近慢速的两倍。
所以不是同一个时钟参考标准下。

只看该作者 · 2015-4-29 16:05

FSL_TICS_ZJJ 发表于 2015-4-29 15:34
楼主有些误解了。
其实对于高速和慢速，这个是根据你的ADC时钟来的，不是所有的ADC时钟，都可以不配置高 ...

哦，看那个表，这个高速设置主要是针对异步时钟源的，其他时钟源没必要配置高速，配了采样时间还是要加2个ADCK。我的理解对吗？

1万 · 2015-4-29 16:26

shmily_xihua 发表于 2015-4-29 16:05
哦，看那个表，这个高速设置主要是针对异步时钟源的，其他时钟源没必要配置高速，配了采样时间还是要加2 ...

那也不是，一般情况下，默认如果ADC时钟高于8Mhz，就认为是高速转换了，就需要置位这个位，具体在RM中也没看到这样的描述，但是我们官方有个计算器，里面有讲，具体你看下这个计算器：
cache.freescale.com/files/soft_dev_tools/software/app_software/converters/ADC_CALCULATOR_CNV.zip?fpsp=1

只看该作者 · 2015-4-29 16:53

FSL_TICS_ZJJ 发表于 2015-4-29 16:26
那也不是，一般情况下，默认如果ADC时钟高于8Mhz，就认为是高速转换了，就需要置位这个位，具体在RM中也 ...

很感谢你提供的计算器，高速配置我理解了。那么长采样和短采样呢？参考手册P858计算SFCAdder的表中配置长采样的时间短，而短采样却长，能给解释一下吗？

1万 · 2015-4-30 10:35

shmily_xihua 发表于 2015-4-29 16:53
很感谢你提供的计算器，高速配置我理解了。那么长采样和短采样呢？参考手册P858计算SFCAdder的表中配置长 ...

长采样，你要看表格：Table 35-107. Long sample time adder (LSTAdder)

只看该作者 · 2015-4-30 11:59

FSL_TICS_ZJJ 发表于 2015-4-30 10:35
长采样，你要看表格：Table 35-107. Long sample time adder (LSTAdder)

明白了，谢谢:)

1万 · 2015-4-30 12:46

非常感谢你关于Kinetis的技术问题。如果你没有其他问题，我们将此帖默认为已解决.

关于KM64的AD配置问题

相关下载

相关帖子

技术导师奖章

坚毅之洋流

七世轮回

精英会员奖章