打印
[活动]

CMOS集成电路ESD防护设计高级课程

[复制链接]
960|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhangmin_2014|  楼主 | 2015-4-30 07:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
随着IC先进制程技术的应用, 芯片功能的增多和尺寸的减小, 对于半导体厂和设计公司来说, 不断面临着产品对静电保护ESD提出的越来越高的要求. 欧洲ESDEOS 领域的有些资深企业, 早已成为TSMC IP中心, 设计中心的联盟成员, 也是UMC的合作伙伴, ESD IP覆盖一直到了28nm的先进工艺制程. 与此同时, 在新的工艺平台SOI, 3D-IC, FINFETs方面,也提出了创新的ESD解决方案.  ESD支持方面, 主要涵盖了在先进工艺平台方面, 高速电路, 无线射频界面,特别耐高压等设计方面, 以及在特殊环境应用领域的汽车电子, 工业产品方面的ESD问题探讨和设计培训, 让客户更清楚得了解在高密度, 小型化, 复杂功能电子设备设计的背景下, 如何实现减少ESD 设计面积, 设计时间,提高IC 性能和完成苛刻的ESD/ LATCH-UP, EOS等各项指标的要求.本次活动举办在上海集成电路技术与促进中心, 时间为5月6日, 请要参加活动的朋友别错过这个很好的机会.具体内容请参考附件:

seminar.pdf (242.59 KB)

The Course Schedule:


THEME 1:Introduction

- Reason for On-chip ESD protection

THEME 2:ESD design window

- Concept

- ESD test models

THEME 3:ESD protection approach overview

- Device types

- Protection concepts

THEME 4:ESD protection for advanced CMOS

- Analog interfaces

- Advanced CMOS nodes

- High voltage tolerant interfaces

- Wireless interfaces

- High speed interfaces

- ESD protection in SOI processes

- Sofics approach and track records

THEME 5:ESD protection in high voltage, BCD

- ESD protection in high voltage

- Automotive, industrial applications

- Sofics approach and track records

THEME 6:Summary, conclusions

- Summary

- Trends

- Tools

- Conclusions









相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

3

帖子

0

粉丝