求助~~FPGA如何实现对cameralink数据传输的控制

发表于 2015-5-5 21:13

怎样用VHDL语言通过FPGA 控制实现：从SDRAM读数据，再通过cameralink协议将数据传输出去？
程序编码要从哪里入手?注意什么？新手初学求指导~~

发表于 2015-5-7 21:42

SDRAM读写需要时序的，找找iP吧，cameralink基本上计数就搞定了

发表于 2015-7-2 22:40

ar_dong 发表于 2015-5-7 21:42
SDRAM读写需要时序的，找找iP吧，cameralink基本上计数就搞定了

谢谢~~~~

发表于 2015-7-3 07:55

看看协议和sdram的时序，应该比较简单

发表于 2015-7-3 21:45

钻研的鱼发表于 2015-7-3 07:55
看看协议和sdram的时序，应该比较简单

我调用了一个双口RAM的IP核，可是仿真的时候感觉总是写不进去数，因为仿真输出都是0，不用双口RAM 的IP核，直接将读写模块连接就可以读写数据。。而且调用的时钟倍频IP核如果用RESET信号的话就不能输出倍频时钟，不用的话，就可以产生倍频时钟，不知道是什么原因~~大神能不能帮忙解答一下？

非常感谢~~~

发表于 2015-7-4 10:43

不是双口的ip，SDRAM上电需要配置时序，读写也有时序，还要刷新，时序不对不工作

发表于 2015-7-4 18:58

ar_dong 发表于 2015-7-4 10:43
不是双口的ip，SDRAM上电需要配置时序，读写也有时序，还要刷新，时序不对不工作
...

我们现在改方案了，说是让用双口RAM，那调用双口RAM的IP核可以实现么？用简单双口RAM的话，是不是写使能有效，wea有效，就可以往RAM核里面写数据了呀？

发表于 2015-7-5 12:53

双口RAM就简单多了，不用调用iP的

发表于 2015-7-5 21:51

ar_dong 发表于 2015-7-5 12:53
双口RAM就简单多了，不用调用iP的

大神果然是大神.....我觉得自己写好难，就调用了IP核

[VHDL] 求助~~FPGA如何实现对cameralink数据传输的控制