发新帖我要提问
返回列表
打印

求助：关于流水线ADC中S/H电路的一些小问题

[复制链接]
1330|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kaigoal|  楼主 | 2008-5-30 13:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ADC, 电路, 电容, 耦合, 时钟
问两个个比较菜的问题，希望高手解答，谢谢先！ 

1、最基本的采样保持电路是一个MOS开关加个电容Cf，缺点之一是有时钟馈通效应，说的是时钟跳变的时候会把MOS管的栅源电容和漏源电容耦合到输出电容上Cf上，为什会耦合呢？怎么个耦合法？ 
2、全差分结构是怎样消除底极板采样技术中由于电荷注入效应和时钟馈通效应引起的直流偏移？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kaigoal

1

主题

1

帖子

0

粉丝