upp接口连续接收FPGA数据的技术问题

只看该作者 · 2015-5-11 11:13

单通道接收，16位数据线。
使用两个DMA接收FPGA的数据（0-32767）:

upp_reg_hdl->UPID0 = (Uint32)upp_buffer_ping;
upp_reg_hdl->UPID1 = ((Uint32)upp_line_count << 16) | (Uint32)upp_line_size*sizeof(upp_buffer_ping[0]);
upp_reg_hdl->UPID2 = 0;

upp_reg_hdl->UPID0 = (Uint32)upp_buffer_pong;
upp_reg_hdl->UPID1 = ((Uint32)upp_line_count << 16) | (Uint32)upp_line_size*sizeof(upp_buffer_pong[0]);
upp_reg_hdl->UPID2 = 0;

可为什么这样做两个接收的数据都是0-（upp_frame_size-1）？不是可以有一个DMA排队吗？有谁知道啊，指点指点呗