想通过了解SST39VF160和S3C2410的DATASHEET中的时序图，来设置2410的BANKCONn寄存器，以测试一些极限状态，但由于自己基础不牢，在时序图的分析过程中，有不少疑惑，向大家请教：
下面主要参考的两个时序图（好像不能贴图，只有这样写出来了）：
一个是2410的 Figure5-12.s3c2410x NGCS Timing Diagram(第201页)(以下简称图一)
一个是SST39VF160的 FIGURE2: READ CYCLE TIMING DIAGRAM(第11页)(以下简称图二)
1: 从图一中看到2410是在Tacc(access cycle)内读取数据，但如果我Tacc设置大于一个CLOCK的话，那么CPU具体是在哪个时钟沿上锁存、读入外部的输入数据呢？还是多次读取外部数据，内部进行比较，再决定读取正确与否?
2：从图二中可以看到，TRC(read cycle time)最小为70ns，而后面新到地址线的TAA(address access time)最大也为70NS，那么从一个新地址发送到地址线上，到我完成对该地址的读取数据，一般来说，我这个时间周期应该安排多长比较合适呢？
3：接着上一问的时间周期，上一问的时间周期是对SST39VF160而言，那么对于2410来说，要匹配这个时间周期，我是不是要保证Tacs+Tcos+Tacc大于这个时间周期？但是这只是对于第一个地址上的数据的读取，对于以后地址数据的读取，我可以保持OE和CE为低，不用再设置这两根线了，因此是不是还要保证Tacc也大于这个时间周期？因为(Tacs+Tcos+Tacc)>Tacc,综上，那么我就一定要保证Tacc大于这个时间周期？这么理解对么？
可能问的问题比较基础，但自己还是很迷惑，请教大家～～谢谢！ |
楼主
标题置顶
标题高亮
