掉电程序

2万 · 2015-5-11 20:29

我写了个掉电程序，外部中断0和外部中断1做唤醒，
现在问题是如果P32、P33初始电平为高的时候一切正常，如果为低
的时候进入掉电模式后马上进入中断

2万 · 2015-5-11 20:29

两个中断是？

2万 · 2015-5-11 20:30

你意思是？两个中断都是下降沿触发的

2万 · 2015-5-11 20:30

哦，我是问你的程序是？

2万 · 2015-5-11 20:30

IT0 = 1;  //falling edge triger
            IT1 = 1;  //falling edge triger

         EX0    = 1;  //enable ext int0
            EX1    = 1;  //enable ext int1

         IE0 = 0; //clear ext int0
            IE1 = 0; //clear ext int1
            PCON = 0x02；
            _nop_();

2万 · 2015-5-11 20:30

不懂。。。

2万 · 2015-5-11 20:31

就是P32（INT0）或者P33（INT1）为低的时候，设置INT0、INT1为下降沿触发，然后进入掉电模式

2万 · 2015-5-11 20:31

示波器看P32、P33并没有下降沿出现，此时本不应该进入中断响应函数从掉电模式退出

2万 · 2015-5-11 20:31

实际上确实进入外部中断响应函数并退出掉电模式？呵呵

2万 · 2015-5-11 20:31

是哈

2万 · 2015-5-11 20:32

一般来说芯片进入掉电模式时是没有system clock 的

2万 · 2015-5-11 20:32

也就是说是看不到I/O 的变化( H->L or L->H )

2万 · 2015-5-11 20:32

那能看到？

2万 · 2015-5-11 20:32

只能看到低or高电平

2万 · 2015-5-11 20:32

对，你设置下降沿触发, 估计芯片会看I/O 是
否有低电平,若有就会进入中断响应函数

2万 · 2015-5-11 20:33

请LZ确认，将P32、P33设置为中断口，I/O口的设置有没有设置为输入口，外部有没有接上拉电阻等，程序中没看到这些设置以及电路，确认再进入掉电模式前，P32、P33外部为高电平。

1万 · 2015-5-11 20:33

在省电模式下外部中断只要有低电平，则会产生中断

1万 · 2015-5-11 20:33

省电模式下必须保证外部中断的I/O（P3.2,P3.3）处于高电平，相关中断才不会产生。

2万 · 2015-5-11 20:33

请问芯片这样设计的初衷是什么呢？是否省电模式下，供给中断触发方式寄存器的时钟也停了。

2万 · 2015-5-11 20:33

应该多设计几种省电/低功耗模式吧。