高性能RISC CPU核,3 2位R I S C C P U核,性能峰值达2 6 6 M I P S @ 2 6 6 M H z,采用龙芯技术,支持通用M I P S 3 2指令集,5级动态流水线结构,1 6 K B四路组相联指令和8 K B两路组相联数据的缓存,3 2项T L B,全流水的乘**能模块。SDRAM控制器,3 2位数据总线,最高频率达1 3 3 M H z,最大支持2 5 6 M B的内存空间,兼容P C 1 0 0 / 1 3 3内存规范,可编程的突发长度:1、2、4、8字节与整页。 |