ddr control problem

只看该作者 · 2015-5-19 10:47

你好！
客户以前四核方案是每片ddr（32bit）分别由两个时钟控制 clk0 控制低32位 ddr; clk1 控制高32位ddr
现在客户想做单核方案：
1、在网站上有发现相关单核方案是：分别由两个时钟控制，clk0 控制低16位 ddr; clk1 控制高16位ddr
2、现在有个问题就是在单核芯片设计中，嫩不能只用CLK0 直接控制32位DDR？