发新帖我要提问
返回列表
打印
[FPGA]

调试一个UART程序，用verilogHDL写的

[复制链接]
1554|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
幻月舞姬|  楼主 | 2015-5-28 15:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
UART, VerilogHDL, 调试, 仿真, 时序
手边有个verilogHDL的UART程序，但是并没有实现功能，主要是不知道错误出在什么地方啦，学不懂那个仿真和时序分析，想找大神帮帮我调试一下，有重谢哦！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
windycraze| | 2015-5-29 09:30 | 只看该作者
你把代码挂上来不就行了么

使用特权

评论回复 赏
板凳
幻月舞姬|  楼主 | 2015-5-29 10:03 | 只看该作者
windycraze 发表于 2015-5-29 09:30
你把代码挂上来不就行了么

帅哥，程序有些多，好几百行，给个qq什么的，我发给你看看吧，程序输出的数据是乱码。

使用特权

评论回复 赏
地板
yulunna| | 2015-6-9 20:20 | 只看该作者
给你一个现成的，一直在用着:lol

使用特权

评论回复 赏
5楼
幻月舞姬|  楼主 | 2015-9-3 09:23 | 只看该作者
yulunna 发表于 2015-6-9 20:20
给你一个现成的，一直在用着

啊啊啊，抱歉，现在才看到你的回复，感谢了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

幻月舞姬

2

主题

4

帖子

0

粉丝