自己设计的LDO，想降低纹波

只看该作者 · 2015-6-6 18:51

闲话不说电路图如下：

NMOS主要参数 Cgt:19.5nC,10VGS,Ron:4mR; 详见 http://www.nxp.com/documents/data_sheet/PSMN4R0-30YLD.pdf
OP262不用多说了吧，http://www.analog.com/media/en/technical-documentation/data-sheets/OP162_262_462.pdf

该 LDO用于FPGA的核心电源，FPGA不加载程序时，纹波一两毫伏，但加载程序后如下图

黄色线是1.5V输出的纹波，蓝色线是运放的输出。
可以开到调整管没有工作在可变电阻区，而是工作在开关两个状态。诱因当然是FPGA周期性耗电(几十毫安)。但我想通过改变这块电路降低这个纹波，降到10mV以下。
请各位前辈帮忙分析

3万 · 2015-6-6 18:56

这个可能只有在输出侧加强无源滤波来解决。

只看该作者 · 2015-6-6 21:30

LDO 的拓扑结构决定了它对负载变化反应比较差。。。怎么说了的～～

现在的LDO内部已经开始使用电容倍增器了，比你设计的这个要好的多。。。maychang版主说的对，只能靠无源滤波解决了。
如果纹波（哦，你这个不算纹波的）频率如你图中所示，估计是ESR过大，还不清楚容量够不够。

2万 · 2015-6-6 21:34

运放直接这样驱动，不振荡才怪

2万 · 2015-6-6 21:39

成品的LDO一大把，性能又好价格又便宜，何必自找苦吃？

1万 · 2015-6-8 09:11

输出电容改成5个10uf电容并联，再并一两粒1uf的可能就差不多了。
NMOS选择错误，要换成PMOS型的或者PNP型的三极管。选型上要求速度快点的，驱动电压Vgs（th）小于3V的。不需要特意选那么小的导通电阻。

只看该作者 · 2015-6-8 18:58

结电容太大，高速状态下运放无法负担。而且用的就是电阻态，完全没有必要选节电容小的，反而应该看电阻曲线是否适合

2万 · 2015-6-8 21:23

换三极管试试，有时候三极管可能会更好

只看该作者 · 2015-6-8 22:19

别说LDO，就是78xx/317这些常规线性稳压器也解决不了你这个纹波，频谱范围早就超了稳压器可调范围。只能用电容电感这些无源元件来解决。

只看该作者 · 2015-6-8 23:25

如图所示：

造成纹波大的原因是负载突然变轻，Ugs 未能及时从 ③ 回到 ① ……

只看该作者 · 2015-6-9 22:19

仿真了下，因为没有合适的模型（懒得去下），只能得到大概的结果。
之前回复的时候没有仔细看。。你这个还不能算是LDO，只是利用了 LOGIC MOSFET。当下LDO都是PNP P-MOSFET的。嗯，这是俺的概念。。

你在前面说“可以开到调整管没有工作在可变电阻区，而是工作在开关两个状态。诱因当然是FPGA周期性耗电(几十毫安)。”
我还以为你分析错了。。结果仿真之后发现，运放的输出（MOSFET的栅极）竟然。。。。。

可能的原因是：
1、运放的选择不正确，驱动能力不足。
2、电容ESR太小导致负载变动时产生振荡。

只看该作者 · 2015-6-9 23:07

本帖最后由 Jack315 于 2015-6-9 23:11 编辑

huayuliang 发表于 2015-6-9 22:19
仿真了下，因为没有合适的模型（懒得去下），只能得到大概的结果。
之前回复的时候没有仔细看。。你这个还 ...

v(b) 是栅极对地电压还是 Vgs ? 希望两者的波形都能看到。

仿真的原理图也晒晒吧，方便理解仿真结果。

1万 · 2015-6-10 12:44

本帖最后由 xmar 于 2015-6-10 14:54 编辑

1. 楼主稳压电源不是LDO。
2.稳压电源改成下图试一试。调整管改成BJT三极管。

3.1.5V电源输出滤波电容串联1R电阻。参见下图：

只看该作者 · 2015-6-10 17:28

Jack315 发表于 2015-6-9 23:07
v(b) 是栅极对地电压还是 Vgs ? 希望两者的波形都能看到。

仿真的原理图也晒晒吧，方便理解仿真结果。 ...

栅极对地电压。。原理图没保存。只是用了个波形源带个压控开关，控制负载电阻来模拟负载变动。
需要的话我晚上再弄下。

xmar 的一并仿真下。。。

只看该作者 · 2015-6-10 17:39

huayuliang 发表于 2015-6-10 17:28
栅极对地电压。。原理图没保存。只是用了个波形源带个压控开关，控制负载电阻来模拟负载变动。
需要的话我 ...

不用了，挺辛苦的……

只看该作者 · 2015-6-10 19:15

电容ESR改为 0.1

只看该作者 · 2015-6-10 19:37

本帖最后由 huayuliang 于 2015-6-10 19:39 编辑

其实解决问题的方法很简单。。。俺居然差点给忘记了。。

并联稳压

你的电流消耗不大，并联稳压正合适。完全可以做到小于1MV的电压波动。通用运放 + SOT的BJT或者 MOSFET 足够了，或者干脆不用运放，TL431 都可以。。

只看该作者 · 2015-6-10 20:36

本帖最后由 diyzhangy 于 2015-6-10 20:39 编辑

多谢各位热心网友。我通过更改NMOS解决了，最终纹波在3mV内，更改型号：PSMN013-30YLC；主要是结电容低。只用4nC，见http://www.nxp.com/documents/data_sheet/PSMN013-30YLC.pdf
分析主要原因：就是这个运放驱动不了太大的容性负载

另外这个电路要用到175度环境温度下，所以没有成品LDO可选，哈哈

只看该作者 · 2015-6-10 21:16

diyzhangy 发表于 2015-6-10 20:36
多谢各位热心网友。我通过更改NMOS解决了，最终纹波在3mV内，更改型号：PSMN013-30YLC；主要是结电容低。只 ...

LZ 方便的话分享下作品和心得体会。175度……很不容易的说

2万 · 2015-6-10 21:44

diyzhangy 发表于 2015-6-10 20:36
多谢各位热心网友。我通过更改NMOS解决了，最终纹波在3mV内，更改型号：PSMN013-30YLC；主要是结电容低。只 ...

你这电路也不行呀。
至少运放就达不到这个温度。

自己设计的LDO，想降低纹波

相关下载

相关帖子

晶莹之水滴

偶尔光临

技术新星奖章

技术奇才奖章

伴坛终老

湍急之河流

精华达人奖章

技术领袖奖章

核心会员奖章

坚毅之洋流

十世金身

无冕之王奖章

沉静之湖泊

七世轮回

精英会员奖章

奔腾之江水

缘定三生