最近在开发一个项目,其中涉及到DMA技术的使用,但不是我通常理解的那种:L
三个主要硬件,FPGA : CYCLONE IV ADC: AD9226 RAM :IS61WV102416BLL 10ns
三个IC的连接方式如下图:(控制线,地址线没画出来,见谅)
数据的处理方式: FPGA控制ADC的时钟与使能,控制RAM的读写与地址,将ADC输出(并行)的数据直接写入RAM,需要时才将数据从RAM读出来。
目前的结果:1、ADC与RAM可以单独正常工作,就是分别与FPGA之间的数据读写之类都正常(依据我自己做的测试)。
2、按照上面的数据处理方式运行时,出现很大噪声(在PC软件上显示),用示波器检测ADC的输入,应该不会有这么大的噪声。
3、采集到的波形是正确的,但经常出现采不到波形的情况(按设计的思路来说,一次采集肯定有最少一个波形),或者波形出现重复的现象(波形之间间隔太近,与输入不符)
目前的疑问:1、这种类似DMA的硬件连接方式是否可行
2、因为单独测试正常,那问题会不会出现在由ADC直接写入RAM的过程中数据出现了变化。
请各位帮忙分析一下,谢谢。
|