发新帖我要提问
返回列表
打印
[verilog]

verilog有格式化工具吗

[复制链接]
2974|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
huangxz|  楼主 | 2015-6-9 15:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 代码, C语言, 软件, UART
很喜欢c语言的代码格式化工具,却没有看到VERILOG有,请问流行的软件里面比如quartus,modelsim里面有没有代码格式化功能啊.

使用特权

评论回复 赏

相关下载

相关帖子
沙发
yulunna| | 2015-6-9 18:40 | 只看该作者
用quartus 11.0及之前的没发现有这功能，更高版本的不知道有没有。能有个像Visual Assist X Trial的小插件也挺爽的:lol。

使用特权

评论回复 赏
板凳
huangxz|  楼主 | 2015-6-11 14:10 | 只看该作者
yulunna 发表于 2015-6-9 18:40
用quartus 11.0及之前的没发现有这功能，更高版本的不知道有没有。能有个像Visual Assist X Trial的小插件 ...

是啊,还是养成良好的作业习惯比较好.

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huangxz

174

主题

4906

帖子

11

粉丝