发新帖我要提问
返回列表
打印

关于FPGA的RAM核引脚

[复制链接]
658|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小敏敏|  楼主 | 2015-6-10 09:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, RAM, 引脚, FIFO, 管脚
现有一电路，fifo连接FPGA，由fifo出来的数据直接送给FPGA，但是因为数字信号不好观察，因此想通过FPGA里面的RAM存储数据，然后后面模拟一个DA，观察信号。问题是RAM核的地址管脚和时钟管脚应该怎么连接？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小敏敏

15

主题

25

帖子

0

粉丝