感谢zlgARM，2294访问外部地址问题，已解决

发表于 2007-1-31 15:51

比如定义了外部地址： #define MODE (*((volatile uint8 *)0x81100022)) BCFG1已配置成8bit总线宽度 PINSEL2也已同样配置 在向MODE中进行读写时，貌似读的时候OE可以动作，但写时WE就没见动作过 而二者在PINSEL2中初始化成IO均无异常，说明线路连接并无问题 请教zlgARM何解？

发表于 2007-1-31 16:51

BCFG1里的RBLE位设定了吗？它决定WE信号是否有效。你用逻辑分析仪或示波器观察下。

发表于 2007-1-31 17:52

LDR     R0, =BCFG1         LDR     R1, =0x0000fbef                     STR     R1, [R0]

发表于 2007-1-31 17:54

发表于 2007-1-31 18:19

RBLE位要设置为1，才能有写信号。

发表于 2007-1-31 20:39

也就是0x0000ffef？ 试了，还是不成，只有OE，没有WR~~ 麻烦您再想想还有别的什么应该改动的地方？

发表于 2007-2-1 09:08

发表于 2007-2-1 14:46

测试小程序在片内RAM或片内FLASH运行都没有问题（用LPC2100工程模板），用LPC2200工程模板，不能GO MAIN，load image 到片外RAM, 不能GO MAIN，STOP程序，程序停在DataAbort，运行时用示波器看，片外RAM的片选(接LPC2292的CS0）和noe信号都有，但nWE信号一直为高，晕。。。。

发表于 2007-2-1 15:28

楼主接的片外RAM是8位的？ 1：CS1接RAM的CE、OE接OE、WE接WE；RBLE要设为1； 2：PINSEL2要配置对，令数据总线宽度为8，地址总线宽度按所需配置； 3：BCFG1也要配置好。

发表于 2007-2-1 17:14

谢谢zlgARM指导 RBLE设置1后仍然WE不动作，但是所有程序不变并生成新的工程就成功了，WE也动作了 保持原工程即使删除_Data使之完全重新编译也不行 只有生成新的工程才能调试通过 另外：俺的外设是8bit，但不是RAM，是一个HDLC通信编码器，5V器件，中间用了74ALVC164245电平匹配，这套设备我以前在ATMega128上已经做成型了，现在向ARM上移植 谢谢zlgARM每次都能一针见血的击中要害！

发表于 2007-2-1 17:17

检查你的分散加载文件 正确设置内外Flash和RAM的大小 DataAbort停止在硬件没有问题的情况下，多数都是分散加载不匹配的问题

发表于 2007-2-1 22:50

我的问题已经解决，问题在于硬件，一片芯片有问题，其/WE脚和电源脚短路，把板子上的整个/WE信号都给拉高了；另外，由于疏忽，CPLD对D3信号没有分配管脚，造成D3信号一直为低电平；这两个问题，导致程序装载片外RAM异常。

发表于 2007-2-2 08:28

谢谢LZ的支持！ 你们把解决问题的过程分享给了大家，令大家也有收益了。 毕竟我们是在网上，而不是在现场。 所以无论哪个大虾也不能拍胸脯说一定能解决你们的问题。他们自己也不一定知道，或者他们自己忙着而无暇顾及。所以即使他们给不了满意的回答，也请不要责怪。 因为资源和平台的缘故，我们公司的员工或许可以给予更到位的技术支持，但是由于人手和精力限制，甚至由于我们自己也不知道，毕竟世界上没有全知全能的人。可能无法每一个帖子都给予满意的回答，也希望您们理解。 问题解决了就好！我们也很高兴！

[ZLG-ARM] 感谢zlgARM，2294访问外部地址问题，已解决

相关帖子

RE

我设置的BCFG1为0x0000fbef，应该没问题吧

也就是RBLE位为0啊，应该没问题的啊

RE

也就是0x0000ffef？

不知还有哪位高人曾遇到类似问题……

我也碰到了这个问题

RE

to zlgARM

to lcyong

to yungilike

RE

浏览过的版块

技术新星奖章