请教周工：我在做外部存储器试验时遇到问题

只看该作者 · 2007-3-19 13:07

请教您一个比较弱智的问题。
《基础教程》上讲：如果存储器组配置成32位宽度，地址线A0，A1无用，16为则A0无用，8位则需要使用A0。
可是《基础教程》下面配的图上32位宽存储器组连接32位的存储器芯片的A[a_b:0]都用了啊？这是怎么回事？
其二：为什么外部存储器写访问时的addr信号要早出一个时钟周期阿？

请赐教。

2万 · 2007-3-19 13:45

不客气。
一：配图有错。即是说：CPU的地址线A2接到存储器芯片的地址线A0。

二：
您的第二个问题，只说说我的个人理解，仅供您参考。
实际上，在读访问时，有效地址也比有效数据先出现至少一个周期。
假设有效地址一出现，有效数据同时出现，那么这是不可能的。您应该清楚世界上没有这么快的存储器，也不合常理。所以，有效地址必然比有效数据先出现，必然要经过一段过渡期，才能认为出现的数据是有效数据。

再考虑到存储器读写周期计算的最小单位是cclk，那么从设计者的角度考虑，拟定一个时序图，预期有效地址比有效数据先出现一个或2个等整数个cclk是完全可以理解的。

只看该作者 · 2007-3-19 14:34

您讲得非常详细，谢谢周工：）

请教周工：我在做外部存储器试验时遇到问题

相关帖子

RE

谢谢周工