发新帖我要提问
返回列表
打印

PCIe 布线要求

[复制链接]
720|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
lovelytp|  楼主 | 2015-6-18 14:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
PCIe, 布线, 时钟, 缓冲器, 发生器
PCIe 布线的参考时钟体系结构

以蓝色突出显示的终端 （上图） 对 Si Labs PCIe 时钟发生器和缓冲器不 适用。 PCIe 时钟发生器和时钟缓冲器中所提供的满足 PCIe 布线要求的工具： 1 . V DIFF_MAX 可变，能够增大以补偿电缆损耗 / 衰减。
2 . 可以调整 CLK+ 和 CLK - 之间的偏差以补偿时钟对之间的所有阻 抗不匹配 （减少回环）。
3 . 抖动的容限超过 50% 。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lovelytp

16

主题

18

帖子

1

粉丝