有多张原理图生成一块PCB.
其中多张原理图有相同的net label,不想每一张都改,比如SCH1 中有 LED1_LABEL,SCH2中LED1_LABEL,但不希望在PCB中这两个label连接起来。
修改Project中 net identifier scope 为 FLAT。
但是生成pcb时候add nets,报错(没有提示),LED1_LABEL 没能添加到PCB上去,请问一下各位兄弟,altinum软件能支持这样操作吗?相当于一个局部变量的概念,不知道我有没有说清楚,请大家指点一下,谢谢! |