打印
[PCB]

案例分享之DDR3不能运行到额定频率

[复制链接]
783|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yvonneGan|  楼主 | 2015-6-25 15:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
作者:周伟   一博科技高速先生团队队员

高速先生前面零零散散的写了一些DDR3系列的**,虽然有小部分的案例说到了问题点,但那只是为了引出主题而写,而且只是点到为止,既然是案例,就要把问题的来龙去脉描述清楚,这个案例的问题是这样的:

某客户有一个板子需要新增一部分功能,想将原来的小板改为大板,但出于成本考虑,又将原来的8层板改为了6层板,板子做出来后在实际测试时DDR3只能降频到400MHz才能稳定工作,而之前的8层板可以稳定工作在533MHz,这两版的电源供给情况基本一致,主控及DDR3芯片的型号和批次也是一致的。客户也是比较有经验的,做过多种尝试如调整驱动及ODT等都没有改善,后来就找到了我们。

原因分析:大家都知道,一般DDR3运行不到额定的频率最直接的影响因素就是时序,时序裕量太小或不足都会导致系统工作不稳定或根本就运行不上去。而影响DDR3时序的因素主要有以下几点:电源噪声、串扰、等长匹配、信号质量等。只要上面几大点没出什么问题,DDR3出问题的几率也会相对少很多(前提是硬件原理和软件配置没问题)。

下面我们就针对各种因素来各个击破,详见附件,希望这个案例对大家有帮助。
DDR3不能运行到额定频率.pdf (865.86 KB)


相关帖子

沙发
hehailun| | 2015-6-25 18:13 | 只看该作者
:lol我一般数据线跟地址线都相差1000mil啊  亲~~~

使用特权

评论回复
板凳
yvonneGan|  楼主 | 2015-7-2 15:45 | 只看该作者
Jedec好像要求DQS和clock保持+/-四分之一个周期,还要稍微留点预量,个人认为1000mil可能有点风险。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:更多PCB设计干货http://www.edadoc.com/cn/TechnicalArticle/

345

主题

371

帖子

15

粉丝