发新帖我要提问
返回列表
打印
[FPGA]

XC6SLX45 隔离输入时钟失锁不恢复

[复制链接]
809|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
chl194|  楼主 | 2015-6-28 13:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
隔离, 时钟, LVDS, PLL, 变压器
     用图示的变压器隔离LVDS时钟信号输出到 XC6SLX45做为时钟，能正常稳定工作，但是 LVDS_IN 一侧有高压输入，IN, OUT之间接入高频的共模电压后 ，LVDS时钟失锁，变压器输出波形正常，将PLL输出引到IO口用示波器看波形完全正常，但是 PLL LOCK信号一直不对，将输出的偏置电压接到GND或 3.3V上再断开则 PLL重新锁定。请问下这是什么原因呀。高手帮忙一下！谢了！

LVDS隔离.jpg (270.49 KB )

LVDS隔离.jpg

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

chl194

16

主题

55

帖子

0

粉丝